密码学运算对于保障物联网(IoT)、边缘计算及自主系统安全至关重要。然而,当前的RISC-V平台缺乏对完整密码算法族及后量子密码学(Post-Quantum Cryptography, PQC)的高效硬件支持。本文提出Crypto-RV——一种面向RISC-V架构的协处理器,其在单一64位数据通路内统一支持SHA-256、SHA-512、SM3、SHA3-256、SHAKE-128、SHAKE-256、AES-128、HARAKA-256以及HARAKA-512等九种主流密码算法。Crypto-RV引入三项关键架构创新:一是高带宽片上缓冲区(容量为128×64位);二是面向密码学运算定制的执行单元,采用四级流水线数据通路;三是针对大哈希(large-hash)运算优化的双缓冲机制与自适应调度策略。该设计在Xilinx ZCU102 FPGA平台上以160 MHz主频实现,动态功耗仅为0.851 W;相比基准RISC-V处理器核心,其性能提升达165倍至1061倍;相比高性能通用CPU,能效提升达5.8倍至17.4倍。整个设计仅占用34,704个查找表(LUT)、37,329个触发器(FF)和22个块存储器(BRAM),充分验证了其在资源受限的物联网环境中实现高性能、高能效密码处理的可行性。